PCB CheckLists
全部
进度统计
0/57
0.0%
必须遵守
0/55
建议
0/2
#1全志提供的SOC封装包括QFN88，QFN128以及TFBGA317封装是否有按对应型号更改
必须遵守
#2全志提供的QFN88封装不可与其他常用QFN88封装兼容，由于EPAD位置偏移不一样，导入时请务必确认。
必须遵守
#1SOC远离发热源（如DCDC/LCD背光驱动等）放置，板子发热源需分散以便更好的均热。
必须遵守
#2对温度比较敏感的器件（如PIR/SENSOR）需远离发热源。
必须遵守
#3LDO/DCDC输入输出功率环路最小化，反馈环路远离功率环路，反馈电阻靠近FB引脚摆放。
必须遵守
#4所有模块的CLK（SDC0-CLK/SDIO-CLK/LCD-LCK等）串接电阻靠近芯片摆放，串阻与芯片CLK连接走线距离≤300mil。
必须遵守
#5WiFi模组尽量远离电源、LCD、Camera、MIC以及SPEAKER等易产生干扰的模块。
必须遵守
#6ESD防护器件靠近端口侧放置。
必须遵守
#1DCDC功率电感旁边和相邻层不允许有敏感的信号线走过。
必须遵守
#2DCDC电源FB采样线远离电感、晶振、变压器等器件。
必须遵守
#3DCDC电源的输入地，电源地，输出地回流路径尽量短，铜皮足够大。
必须遵守
#4SOC各电源pin滤波电容至少有一个0.1uF电容靠近芯片pin摆放。
必须遵守
#5VDD-SYS电源源头走线宽度大于40mil，每路分支走线宽度要求≥20mil。源头出来换层至少要4个0.5*0.3mm过孔，同时VDD-SYS电压DC-DC反馈电阻取电需要从芯片端VDD-SYSFB Pin单独拉出来（若没有VDD-SYSFB Pin的情况下，遵循DCDC反馈走线要求。），VDD-SYS的耦合电容需要靠近SOC PIN放置。
必须遵守
#6若电源需要拉很长的线时，则需要在远端增加大电容避免该电压波动过大。
建议遵守
#1AXP333的EPAD接地焊盘要优先保证有足够多的GND过孔，建议保证大于9个0.5mm*0.3mm的GND过孔，用于降低接地阻抗和加强散热。
必须遵守
#2电源输入引脚走线尽可能短粗，若输入电源需要打孔换层进入到输入引脚的情况下，必须保证每个输入引脚要有≥3个0.5mm*0.3mm过孔。
必须遵守
#3SW的走线尽可能短粗(芯片引脚出线后尽可能快的让面积变大)以提高过流能力以及电源效率。
必须遵守
#4FB走线需要注意不要与SW走线平行以及不能走在功率电感下方，需要注意避开。
必须遵守
#5IR-CUT与马达驱动的供电源为IRVM，引脚为PIN9，电源输入若需要打孔换层的情况下则需要保证有≥2个0.5mm*0.3mm的过孔，TVS管靠近IRVM引脚放置。
必须遵守
#6若使用5V直供电给AXP333作为电源输入，TVS防护器件需要靠近5V输入端放置，电源路径要求为：5V输入 -> TVS防护器件 -> AXP333输入电容 -> AXP333电源PIN。
必须遵守
#1DDR连接及layout（包括叠层结构、线宽线距、电源走线及电容布局等）请严格按照我司方案设计，不能修改，我司已经做过SIPI仿真。
必须遵守
#2主IC DDR部分电源及电容布局也请直接Copy过去，不要修改。
必须遵守
#3DRAM layout 设计要求参照《DDR模板导入检查操作手册》文档进行检查。检查DRAM layout 设计是否完全复制全志公司提供的模板。走线、过孔（包括过孔属性、无功能焊盘等）、线宽线距、包地、电源平面、GND平面、阻容摆放都完全复制模板设计。Gerber输出后，需同步将光绘文件与AW DRAM模板在CAM350进行比对，确认DRAM部分与AW模板完全一致。
必须遵守
#124MHz晶体周边和相邻层不允许有敏感信号经过，同时晶体走线全程包地。
必须遵守
#2保持24MHz晶体晶体下方参考平面完整。
必须遵守
#132.768KHz晶体周边和相邻层不允许有敏感信号经过，同时晶体走线全程包地。
必须遵守
#2保持32.768KHz晶体晶体下方参考平面完整。
必须遵守
#1RESET、PWRON、PWR-STARTUP信号不允许横跨高速信号，同时RESET、PWRON、PWR-STARTUP信号走线全程包地。
建议遵守
#1USB中DP与DM的走线建议包地，走线阻抗满足90Ω±10%需求 。
必须遵守
#2USB差分信号若是引线到座子上时，需要增加串接电阻以及ESD器件，且就近座子放置。
必须遵守
#1AVCC、VRA1和AGND接地电容、电阻靠近芯片摆放。
必须遵守
#2AGND铜箔宽度≥20mil，AGND接地电阻连接到GND平面的过孔≥2个。
必须遵守
#3MICIN与LINEOUTP走线全程包地，同时注意相邻两层不允许有敏感信号与其平行走线。
必须遵守
#4MICIN的MBIAS（偏置电压）线宽≥10mil，走线全程包地，减少底噪干扰。
必须遵守
#5I2S走线全程包地，同时注意相邻两层不允许有敏感信号与其平行走线。
必须遵守
#1PCLK的串接电阻以及对地并接电容靠近模组摆放。
必须遵守
#2MCLK的串接电阻以及对地并接电容靠近芯片摆放。
必须遵守
#3Sensor的模拟电源AVDD pin滤波电容要靠近Sensor Pin脚放置。
必须遵守
#4Sensor Data走线，如果是Parallel接口，Data和PCLK走等长等距，如果是MIPI走线，按差分线规则走线，整体包地、远离敏感信号。
必须遵守
#5PCLK与MCLK走线全程包地，同时注意相邻两层不允许有敏感信号与其平行走线。
必须遵守
#1CLK做包地处理，如果不能包地则保持3W间距，远离敏感信号。
必须遵守
#2DATA[3:0]以及CMD相对CLK信号做好等长控制，远离敏感信号。
必须遵守
#1WiFi/BT模组尽量远离电源、LCD、Camera、MIC以及SPEAKER等易产生干扰的模块。
必须遵守
#2SDIO建议内层走线，避免干扰WIFI信号。
必须遵守
#3SDIO-CLK信号串接电阻以及对地并接电容靠近芯片摆放，CLK走线全程包地处理，同时注意相邻两层不允许有敏感信号与其平行走线。
必须遵守
#1LCD走线尽量满足3W原则，如不能，则至少要满足2W原则。
必须遵守
#2LCD-CLK信号串接电阻以及对地并接电容靠近芯片摆放，CLK走线全程包地处理，同时注意相邻两层不允许有敏感信号与其平行走线。
必须遵守
#3LCD信号线长要以LCD-CLK信号为基准，误差控制在±300mil。
必须遵守
#3背光IC的FB端限流电阻，需靠近屏座端放置而不是DC-DC端。
必须遵守
#1按差分线规则走线并包地，同时注意相邻两层不允许有敏感信号与其平行走线。
必须遵守
#2RJ45网络指示灯限流电阻远离RJ45座子，提高EPHY-LNK-LED与EPHY-SPD-LED的抗ESD能力。
必须遵守
#3Bob Smith电路属于高压电路，该电路中电阻电容的焊盘走线应远离LED指示灯等低压信号。
必须遵守
#1关键模块走线按照模块设计指南layout进行设计；
必须遵守
#2关键模块走线参考层需完整；
必须遵守
#1CPU/晶振等ESD敏感的关键器件，离外部金属接口的距离不小于20mm，如果小于20mm，建议预留金属屏蔽罩，并且距离其他板边不小于5mm。
必须遵守
#2部分与外部直连或者裸露的接口，如speaker、MIC、USB、TF、DCIN等，必须加上ESD器件 ，走线路径为先经过ESD器件再到SOC。
必须遵守
#3必须保证外部连接器（USB/SD）金属外壳接地良好，在板边直接通过过孔连接GND平面，每个GND焊盘与GND平面之间的连接过孔不少于3个。
必须遵守